PAT-NO:

JP403250742A

DOCUMENT-IDENTIFIER: JP 03250742 A

TITLE:

SEMICONDUCTOR DEVICE

PUBN-DATE:

November 8, 1991

**INVENTOR-INFORMATION:** 

NAME

NAKAMURA, TOSHIHIRO

**ASSIGNEE-INFORMATION:** 

**NAME** 

COUNTRY

**FUJITSU LTD** 

N/A

APPL-NO: JP02047952

APPL-DATE: February 28, 1990

INT-CL (IPC): H01L021/338, H01L029/812

US-CL-CURRENT: 257/195, 438/217, 438/FOR.217

**ABSTRACT**:

PURPOSE: To obtain a semiconductor device whose carrier concentration is

uniform inside a substrate face and whose carrier mobility is high by a method

wherein selenium is used as a dopant which is introduced into a carrier

# supply

<u>layer</u> and silicon is used as a dopant which is introduced into a threshold control layer.

CONSTITUTION: An n-type AlGaAs electron supply layer 5 and an n-type AlGaAs

threshold control layer 7 are doped with Se as impurities; an n-type GaAs threshold control layer 6 and an n-type GaAs cap layer 8 are doped with Si as impurities. Even when the GaAs layers 6, 8 are doped with Si, a deep level is

not formed in the GaAs layers. Even when a substrate temperature is raised when the GaAs layers are grown, the distribution of a carrier concentration on

the substrate face is nearly uniform inside face. Consequently, a crystal growth temperature can be raised, and the carrier mobility of a high-electron-mobility transistor (HEMT) can be increased. Thereby, it is possible to obtain a high- speed semiconductor device whose carrier mobility is

high and whose carrier concentration distribution inside the substrate face is uniform.

COPYRIGHT: (C)1991, JPO& Japio

⑩日本国特許庁(JP)

10 特許出願公開

# ◎ 公開特許公報(A) 平3-250742

®int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)11月8日

H 01 L 21/338

7735-5F H 01 L 29/80

Н

審査請求 未請求 請求項の数 1 (全7頁)

の発明の名称 半導体装置

②特 願 平2-47952

**郊出 類** 平 2 (1990) 2 月28日

@発明者 中村 智弘

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

创出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 井桁 貞一 外2名

明細書

1. 発明の名称

半導体装置

2. 特許請求の範囲

基板上に順次積層された CaAsからなるチャネル層、一導電型のAlGaAsからなるキャリア供給層及び一導電型のGaAsからなる関値制御層を有する半導体装置において、

前記キャリア供給層に導入されるドーパントは セレンであり、前記閾値制御層に導入されるドー パントはシリコンであることを特徴とする半導体 装置。

3. 発明の詳細な説明

〔概要〕

AIGaAs/CaAs系へテロ接合を利用して発生させた二次元キャリア・ガス層をチャネルとする半導体装置に関し、DXセンタがなく、ドーピング濃度及びその面内均一性が低下することがなく、又キャリア移動度の高い半導体装置を得ることを目的とし、基板上に順次積層されたGa

Asからなるチャネル圏、一導電型のAIGaAsからなるキャリア供給層及び一導電型のGaAsからなる関値制御層を有する半導体装置において、前記キャリア供給層に導入されるドーパントはセレンであり、前記関値制御層に導入されるドーパントはシリコンであるように構成する。

(産業上の利用分野)

本発明は、AIG aAs / CaAs 系へテロ接合を利用して発生させた二次元キャリア・ガス層をチャネルとする半導体装置に関する。

近年、動作速度の高速化に伴い、高電子移動度トランジスタ(以下、HEMTと称する。)に代表される二次元電子ガス層を利用したトランジスタが注目されている。HEMTは現在単体素子では実用段階に達しており、衛星放送等のマイクロ波関連の製品に使用されている。またHEMTをコンピュータに応用する研究も行われており、高集積化の要望も強い。

ところで、HEMTを使用したデジタル回路と して、エンハンスメント型HEMT(以下E-H EMTと称する。)とディブレッション型HEMT(以下、D-HEMTと称する。)を同一基板上に形成したものが利用されている。このタイプの回路はE-HEMTとD-HEMTを同一基板上に形成しているため、ロジック回路を最小のデバイス数で構成でき、消費電力も少なくて済むので、近年盛んに研究されている。

#### 〔従来の技術〕

AIGaAsにセレン(Se)をドーピングする ことが提案されている。

第7図は従来例を説明するための工程要所にお ける半導体装置の要部切断側面図を表している。

この図において、51は半絶緑性 C a A s 基板、53はノンドープ C a A s バッファ 層及びチャネル 層、54はノンドープ A l C a A s スペーサ層、55は n 型 A l C a A s 電子供給層、56は n 型 C a A s 電子供給層、56は n 型 C a A s 関値制御層、57は n 型 A l G a A s 関値制御層、57は n 型 A l G a A s 関値制御層、61は E ー H E M T の ケート電極、63は E ー H E M T の ドレイン電極、62は E ー H E M T の ゲート 電極、63は E ー H E M T の ドレイン電極、53 D は E M T の ソース電極、64は D ー H E M T の ゲート 電極、65は D ー H E M T の ドレイン電極、53 D は 2 次元電子ガス層をそれぞれ示している。ここ、とので3 とがドープ されている。S e は、A l G a A s 層内で深い単位を形成しないので、前記問題点を解決することができる。

(発明が解決しようとする課題)

しかしながら、55・56・57・58の各層に n 型の ドーパントとして S e をドープした場合、以下の ような問題点が生ずる。

すなわち、分子線結晶成長法 (molecular beam epitaxy:以下MBE法と称する。)を用いて前 記算7図の構成のHEMTを形成する場合、Se をドーピングしながら CaAs 層を成長させる時 の基板温度は590℃以下、また5eをドーピン グしながらAICaAs層を成長させる時の基板 温度は620℃以下に制限される。これは、この 温度以下にしないとSeの再蒸発が起こり、ドー ピング濃度の低下、或いはドーピング濃度の面内 均一性の低下をきたしてしまうからである。基板 面内においてドーピング濃度が低下するとコンタ クト抵抗が大きくなり、また、ドーピング濃度に ばらつきがあると、デバイスを作成した時にD~ HEMTの閾値電圧の基板面内での変動、及びコ ンタクト抵抗の不均一をきたす。第8図はSeが ドーピングされたGaAs層の各基板温度におけ るキャリア濃度の基板面内分布を示している。こ

の図から明らかなように、590℃ではSeのキャリア濃度は面内でほぼ均一であるのに対して、620℃ではキャリア濃度は、基板中央部で低く、基板周縁部で高くなっている。

従って、AICaAsを成長させる時には、基板温度を620℃に、CaAsを成長させる場合には、基板温度を590℃に設定するのが、ドービング濃度の面内均一性及びキャリア移動度の点から最も適したプロセス条件である。

しかしながら、従来のMBE装置では、AIC aAsを成長させる時には、基板温度を620℃ に、CaAsを成長させる場合には、基板温度を 5 9 0 ℃に変化させて結晶成長させることは、別の理由からかえって成長結晶の品質を劣化させることになる。

すなわち、MBE装置内に設置された基板の温度を成長させる結晶に応じて変化させた場合、該基板を保持する基板ホルダの熱容量が大きいため、基板温度を変化させた時、基板の温度が安定するまでに数分の時間がかかる。そして、その間は結晶成長を中断しなければならない。このとき成長基板上に不純物が付着し、成長結晶に表面単位が発生するので、結晶品質が低下してしまうからである。

以上の理由により、基板上にGaAs及びAIGaAsを形成するためには、成長時の基板温度をおよそ590℃乃至620℃の間のいずれかの温度に保って結晶成長するよりほかなかった。しかし、これではキャリア複度が面内で均一であり、且つ充分なキャリア移動度をもったHEMTを得ることができない。

したがって、本願発明は、以上の問題点にかん

n型CaAs関値制御層、7はn型A!GaAs・
関値制御層、8はn型GaAsキャップ層、11は
E-HEMTのソース電極、12はE-HEMTの
ゲート電極、13はE-HEMTのドレイン電極兼
D-HEMTのソース電極、14はD-HEMTの
ゲート電極、15はD-HEMTのドレイン電極を
それぞれ示している。ここで、n型AlGaAs
電子供給層 5及びn型AlGaAs関値制御層 7
には、不純物としてSeが、n型GaAs関値制
御層 6及びn型GaAs キャップ層 8 には、不純
ものとしてSiがそれぞれドーピングされている

## (作用)

CaAs層にSiをドーピングしても、該CaAs層中に深い準位は形成されない。また、CaAs層を成長させる際、基板温度を620で程度まで高めても、基板面上におけるキャリア濃度の分布は面内でほぼ均一である。

したがって、CaAs結晶成長時の基板温度及びAIGaAs結晶成長時の基板温度をほぼ等し

がみ、キャリア濃度が基板面内において均一であり、且つ、キャリア移動度の高い半導体装置を提供することを目的とする。

#### (課題を解決するための手段)

本発明は、CaAs暦にはSiを、AlCaAs層にはSeをドーピングすることにより前記問題点を解決した。

すなわち、本発明は、基板上に順次積層された CaAsからなるチャネル層、一導電型のAlC aAsからなるキャリア供給層及び一導電型のC aAsからなる閾値制御層を有する半導体装置に おいて、前記キャリア供給層にはセレンをドーピン グレ、前記閾値制御層にはシリコンをドーピン グすることを特徴とする。

第1図は、本発明の原理を説明するための工程 要所における半導体装置の要部切断側面図を示し ている。この第1図において、1は半絶縁性 G a A s 基板、3はノンドープ G a A s バッファ 層及 びチャネル層、4はノンドープ A 1 G a A s スペ ーサ層、5 は n 型 A 1 C a A s 電子供給層、6 は

く620℃にすることができる。

よって、結晶成長温度を従来よりも高くすることができ、HEMTのキャリア移動度を高めることができる。しかも、結晶成長時の基板温度を高めたことによって、キャリア濃度の面内均一性が低下することがない。

## 〔実施例〕

第2図乃至第6図は、本発明の一実施例を説明 するための工程要所における半導体装置の要部切 断側面図である。以下、この図面を用いて、本発 明の一実施例を説明する。

### 第2図参照

① M B E 法を通用することにより、半絶縁性 C a A s 基板 21 上に、厚さ6000 Åのノンドープ G a A s バッファ 原及びチャネル層 22、厚さ30 Åのノンドープ A 1 G a A s 電子供給 層 24、厚さ70 人のSiドープ n 型 G a A s 第 1 の 関値制 御層 25、厚さ50 人のSeドープ n 型 A 1 G a A s 第 2 の 関値制 御層 26、厚さ50 人のSiドープ n 型 C a

Asキャップ層27を順次形成する。

尚、この間の成長基板温度は620 °C、 A I G a A s 層の組成はAI。.。Ga。.。As、24・25・26・27層の不純物温度は1.5 × 1 0 \*\*cm-3\*である。また、前記スペーサ層は形成しなくてもよい。さらにM B E 法は、例えば、有機金属化学気相成長(M O C V D )法等に代替することができる。

#### 第3回参昭

①通常のフォト・リソグラフィ技術におけるレジ· スト・プロセスを適用することにより、案子間分離領域形成予定部分に開口を有するフォト・レジスト膜(図示せず)を形成する。

②イオン注入法を適用することにより、酸素イオンの打ち込みをおこなって、素子間分離領域28を形成する。この場合、ドース量:2×10<sup>12</sup>cm<sup>-2</sup>、加速エネルギ:110 KeV とする打ち込み、及びドーズ量:5×10<sup>12</sup>cm<sup>-2</sup>、加速エネルギ:50 KeV とする二重注入のいずれを実施してもよい。

尚、素子間分離としてはメサ・エッチングによ り空気絶縁分離を採用しても良い。

・エッチングを適用することにより、n型CaAsキャップ層27、n型AlCaAs第2の閾値制御層26及びn型CaAs第1の閾値制御層25の選択エッチングを行ってゲート・リセス30Aを形成する。

#### 第4図参照

①通常のフェト・リングラフィ技術におけるレジスト・プロセスを適用することにより、ゲート・リセス30Aに対応する領域及びデプレッション型トランジスク部分のゲート・リセス形成予定領域に開口を有するフェト・レジストからなるマスク33を形成する。

②次に、CCI:F:をエッチング・ガスとする 選択ドライエッチング法を適用することによりエッチングを行う。

この工程では、エンハンスメント型トランジスタ部分Eの n型 G a A s 第 1 の閾値制御暦25がエッチングされて n型 A 1 G a A s 電子供給暦24で停止し、また、デプレッション型トランジスタ部分Dのn型 C a A s キャップ暦27がエッチングさ

③通常のフォト・リソグラフィ技術におけるレジスト・プロセスを適用することにより、オーミック・コンタクト電極形成予定部分に開口を有するフォト・レジスト膜(図示せず)を形成する。

④マグネトロン・スパッタ法的いは蒸着法を適用することにより、AuGe/Au膜を形成する。この場合あにおけるAuGe/Au膜の厚さは、例えば1000人/2000人程度とする。

国前記③で形成したフォト・レジスト膜を溶解除去することによるリフト・オフ法にてAuGe/Au膜のパターニングを行ってオーミック・コンタクト電極32を形成する。尚、この実施例の場合、オーミック・コンタクト電極32は左から順にソース電極、ドレイン策ソース電極、及びドレイン電となる。また、記号Eはエンハンスメント型トランジスタ部分をそれぞれ示している。

⑥通常のフォト・リソグラフィ技術におけるレジスト・プロセス及びエッチャントをフッ酸と過酸 化水素水の希釈混合液とするウェット・ケミカル

従って、エンハンスメント型トランジスタ部分 Eにおいて、ゲート・リセス30Aが深くなり、デ プレッション型トランジスタ部分Dにおいて、ゲ ート・リセス30Bが形成される。

# 第5図参照

①フォト・レジストからなるマスク33を残した 状態でマグネトロン・スパッタリング法或いは蒸 着法を適用することによってAI膜(図示せず) を形成する。

②前記マスク33を溶解・除去することによるリフト・オフ法で前記AI膜のパターニングを行ってゲート電極34及び35を形成する。

#### 第6叉参照

①通常の技法を適用することにより、厚さ例えば 7000 A程度のSiONからなる層間絶縁膜36、電極コンタクト窓、TiPtAuなどからなる金属電極・配線 37を形成して完成する。尚、図において、CND は接地端子、OUTは出力端子、Vooは正側電源

# 特開平3-250742(5)

電圧端子をそれぞれ示している。

尚、本実施例は、チャネル層上に各二層ずつの n型GaAs層及びn型AlCaAs層を形成し た場合の例を述べたが、GaAs層にSiをドー プし、AlGaAs層にSeをドープするのであ れば、この層構成以外でも本発明を適用すること ができる。

### 〔効果〕

本発明の上記実施例によれば、SI及びSeのキャリア濃度の基板面内均一性は±1%以内であり、大変高い均一性を示している。また、結晶の品質を示す電子の移動度も、77Kにおいて6000 ce²/vsを示しており、大変高電程圧のウェースであれていることがわかった。関値電圧のウェーハ面内での分散はE-HEMTで20mVと大変高均一であり、これはすべてSiドープのHEMTとほぼ同一の性能である。また、DLTS (Deep Level Trap Spectroscopy)及びホール測定により、本発明によるHEMTには、DXセンタが殆ど無いことが判明した。

EMTのソース電極、12はE-HEMTのゲート電極、13はE-HEMTのドレイン電極兼D-HEMTのソース電極、14はD-HEMTのゲート電極、15はD-HEMTのドレイン電極をそれぞれ示している。


代限人并胜士 井 桁 貞 一

以上説明したように、本発明によれば、キャリア移動度が高く且つ基板面内のキャリア濃度の分布が均一な高速半導体装置を得ることができる。

#### 4. 図面の簡単な説明


第1図は、本発明の原理を説明するための工程 要所における半導体装置の要部切断側面図、第2 図乃至第6図は、本発明の一実施例を説明するための工程要所における半導体装置の要部切断断 図、第7図は従来例を説明するための工程要所に おける半導体装置の要部切断側面図、第8図は、 おける半導体装置の要部切断側面図、第8図は、 SeがドーピングされたCaAs層の各基板温度 におけるキャリア濃度の基板面内分布を示す図面 をそれぞれ示している。

なお、図面において、1は半絶縁性GaAs基板、3はノンドープCaAsバッファ層及びチャネル層、4はノンドープAIGaAsスペーサ層、5はn型AICaAs 選子供給層、^ゖー 州 C aAs 関値制御層、7はn型AICa御層、8はn型GaAsキャップ層、




本発明の原理を説明するための工程要所における 半導体装置の要部切断側面回

第1図




一実施例を説明するための工程要所に 於ける半導体装置の要辞知新伊面図

第 2 図




一実施例を説明するための工程要所に
がける半異体装置の要部切断傾面図

第 3 図




-304-



一実施例を説明するための工程要所に 施ける半導体装置の要部切断側面図

第 6 図



SeがドーピングされたGoAs層の各基板温度における キャリア環度の基板面内分布を示す図面 第 8 図

PAT-NO:

JP403250742A

DOCUMENT-IDENTIFIER: JP 03250742 A

TITLE:

SEMICONDUCTOR DEVICE

**PUBN-DATE**:

November 8, 1991

INVENTOR-INFORMATION:

NAME

NAKAMURA, TOSHIHIRO

**ASSIGNEE-INFORMATION:** 

NAME

**COUNTRY** 

FUJITSU LTD

N/A

APPL-NO:

JP02047952

APPL-DATE:

February 28, 1990

INT-CL (IPC): H01L021/338, H01L029/812

US-CL-CURRENT: 257/195, 438/217, 438/FOR.217

# **ABSTRACT:**

PURPOSE: To obtain a semiconductor device whose carrier concentration is

uniform inside a substrate face and whose carrier mobility is high by a method

wherein selenium is used as a dopant which is introduced into a carrier

# supply

<u>layer</u> and silicon is used as a dopant which is introduced into a threshold control layer.

CONSTITUTION: An n-type AlGaAs electron supply layer 5 and an n-type AlGaAs

threshold control layer 7 are doped with Se as impurities; an n-type GaAs threshold control layer 6 and an n-type GaAs cap layer 8 are doped with Si as impurities. Even when the GaAs layers 6, 8 are doped with Si, a deep level is

not formed in the GaAs layers. Even when a substrate temperature is raised when the GaAs layers are grown, the distribution of a carrier concentration on

the substrate face is nearly uniform inside face. Consequently, a crystal growth temperature can be raised, and the carrier mobility of a high-electron-mobility transistor (HEMT) can be increased. Thereby, it is possible to obtain a high- speed semiconductor device whose carrier mobility is

high and whose carrier concentration distribution inside the substrate face is uniform.

COPYRIGHT: (C)1991, JPO& Japio